




(10) 国際公開番号
WO 03/084227 A1

- 〔統葉有〕

(54) 発明の名称: フィールド補間方式決定装置



〔続葉有〕



2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約: 入力インタレース信号と当該入力インタレース信号を1フィールド遅延した信号との差分に基づいて、フィールド間の映像の相関を判定する。連続するN-1個のフィールド間の相関と、所定のパターンとを比較して、入力インタレース信号が確実にテレスネ信号であるか、確実にテレスネ信号でないか、または、確実にテレスネ信号であるともないともいえないかを判定する。確実にテレスネ信号である判定が、所定のフィールド数以上続いた場合、入力インタレース信号に対してフィールド間補間を行う指示信号を出力する。

明 細 書

フィールド補間方式決定装置

技術分野

入力されるインタレース信号の各フィールドを、フィールド間補間およびフィールド内補間の何れの方法でフレーム合成してプログレッシブ信号に変換すべきかを決定するフィールド補間方式決定装置に関する。

背景技術

プログレッシブ信号に変換すべきインタレース信号の中には、飛び越し走査で撮像された標準的な信号と、プログレッシブ信号をインタレース信号に変換した信号とがある。後者の代表的な例は、テレシネ変換信号である。

テレシネ変換方式の一つである2-2プルダウン方式では、テレシネ変換信号は、以下のように生成される。まず、毎秒24コマの映画フィルムの各コマが順次走査され、毎秒24フレームのプログレッシブ信号が生成される。そして、当該プログレッシブ信号の各フレーム（親フレーム）は、インタレース信号の奇数フィールドとその直後の偶数フィールドとに変換される。

例えば、映画フィルムの第1コマ（プログレッシブ信号の第1親フレーム）は、第1および第2フィールドに変換され、映画フィルムの第2コマ（プログレッシブ信号の第2親フレーム）は、第3および第4フィールドに変換され

る。

このため、同一の親フレームから変換された第1フィールドと第2フィールドとでは、それぞれの映像が類似しているため、映像の差異は小さい。一方、親フレームが異なる第2フィールドと第3フィールドとでは、フィールド間の映像の差異は、親フレーム間の差異を反映するため、前者と比較して大きくなる。つまり、隣り合うフィールド間の差異は、親フレームと各フィールドとの関係に従って、フィールドごとに大小交互に変化する。

このようなテレシネ変換信号の特徴は、毎秒30フレームのプログレッシブ映像信号を生成する30P方式のビデオカメラで撮影されたプログレッシブ信号を、2-2プルダウン方式で変換した毎秒60フィールドのインタレース信号にも当てはまる。

また、NTSC方式（毎秒60フィールド）のインタレース信号にテレシネ変換するために用いられる2-3プルダウン方式では、映画フィルムの1コマは2フィールドに、次の1コマは3フィールドに変換され、2コマごとに上記の変換パターンがくり返される。2-3プルダウン方式のテレシネ変換信号も、親フレームとフィールドとの関係に従って、フィールド間の画素レベルの差について規則的な変化パターンを有するため、上記と同様の特徴を備える。

日本特開平9-18784号公報（優先権主張US94-366799）は、フィールド補間方式決定装置は、入力インタレース信号のフィールド間の差異に基づいて、入

カウンタレース信号がテレシネ変換信号であるか否かを識別して、フィールド補間方式を決定するフィールド補間方式決定装置を開示している。

図10を参照して、従来のフィールド補間方式決定装置を組み込んだ映像信号処理装置について説明する。同図に示された映像信号処理装置200は、入力カウンタレース信号がテレシネ変換信号である場合のみフィールド間補間を行い、テレシネ変換信号でない場合にはフィールド内補間を行って、当該インタレース信号をプログレッシブ信号に変換する。

映像信号処理装置200は、入力端子1、フィールドメモリ2、フィールドメモリ4、減算器6、フィールド補間方式決定部108、ODD/EVEN検出部10、第1のスイッチ12、ラインメモリ14、2ライン補間部16、第2のスイッチ18、およびプログレッシブ信号生成部20を含む。

入力端子1には、入力インタレース信号 V_{in} が供給される。フィールドメモリ2は、入力インタレース信号 V_{in} に対して1フィールド分遅延した1フィールド遅延入力インタレース信号 V_{d1} を出力する。また、1フィールド遅延入力インタレース信号 V_{d1} は、プログレッシブ信号生成部20に入力され、同信号に対してフィールド間補間またはフィールド内補間のいずれかが行われる。

減算器6は、入力インタレース信号 V_{in} と1フィールド遅延入力インタレース信号 V_{d1} との画素レベルの差分を求めて、フィールド間画素レベル差分 S_p として出力す

る。なお、インタレース信号では、隣り合うフィールドの走査線は、1 ずつずれている。このため、減算器 6 は、一方のフィールドの隣り合う 2 ラインの画素レベルの平均値と他方のフィールドの対応する画素レベルとの差分を求める。

フィールド補間方式決定部 108 は、フィールド間画素レベル差分 S_p に基づいて、入力インタレース信号 V_{in} がテレシネ変換信号であるか否かを判定する。フィールド補間方式決定部 108 は、1 フィールド遅延入力インタレース信号 V_{d1} に対してフィールド間補間およびフィールド内補間のいずれを行うかを指示するフィールド補間方式指示信号 D_{vp} を出力する。

第 2 のスイッチ 18 は、フィールド間補間を指示するフィールド補間方式指示信号 D_{vp} が入力される場合、上記の第 1 のスイッチ 12 から出力されたフィールド間補間映像信号 S_{w1} を選択して補間映像信号 S_{w2} として出力する。

フィールド間補間信号映像 S_{w1} は、1 フィールド遅延入力インタレース信号 V_{d1} に対して 1 フィールド前の信号である 2 フィールド遅延入力インタレース信号 V_{d2} および 1 フィールド後の信号である入力インタレース信号 V_{in} のいずれかの信号であり、以下のように選択される。

ODD/EVEN 検出部 10 は、1 フィールド遅延入力インタレース信号 V_{d1} に基づいて当該信号が奇数フィールドであるか偶数フィールドであるかを検出し、検出結果を示すフィールド識別信号 D_{oe} を出力する。

第 1 のスイッチ 1 2 は、フィールド識別信号 D_o_e に基づいて、2 フィールド遅延入力インタレース信号 $V_d 2$ または、入力インタレース信号 $V_i n$ を選択して、フィールド間補間映像信号 $S_w 1$ として出力する。具体的には、第 1 のスイッチ 1 2 は、1 フィールド遅延入力インタレース信号 $V_d 1$ が奇数フィールドである場合には、入力インタレース信号 $V_i n$ を出力し、一方、1 フィールド遅延入力インタレース信号 $V_d 1$ が偶数フィールドである場合には、2 フィールド遅延入力インタレース信号 $V_d 2$ を出力する。

プログレッシブ信号生成部 2 0 は、第 2 のスイッチ 1 8 から出力された、補間映像信号 $S_w 2$ (この場合、第 1 のスイッチ 1 2 で選択された現信号 $V_i n$ または 2 フィールド遅延入力インタレース信号 $V_d 2$) で 1 フィールド遅延入力インタレース信号 $V_d 1$ を補間して、プログレッシブ信号を生成する。このように生成されたプログレッシブ信号のフレームは、元の親フレームと同一であり、後述するフィールド内補間で生成されたフレームと比較して垂直解像度が向上している。

一方、フィールド補間方式決定部 1 0 8 からフィールド内補間を指示するフィールド補間方式指示信号 $D_v p$ が出力される場合、第 2 のスイッチ 1 8 は、2 ライン補間部 1 6 から出力されたフィールド内補間映像信号 $V_d 1 S$ を選択して、補間映像信号 $S_w 2$ として出力する。

2 ライン補間部 1 6 は、ラインメモリ 1 4 によって 1 フィールド遅延入力インタレース信号 $V_d 1$ が 1 ライン分遅

延された 1 ライン遅延信号 $Vd1L$ および 1 フィールド遅延入力インタレース信号 $Vd1$ に基づいて、フィールド内補間映像信号 $Vd1S$ を生成する。

プログレッシブ信号生成部 20 は、第 2 のスイッチ 18 から出力された、補間映像信号 $Sw2$ (この場合、フィールド内補間信号 $Vd1S$) で 1 フィールド遅延入力インタレース信号 $Vd1$ を補間して、プログレッシブ信号生成する。

図 10 における減算器 6 およびフィールド補間方式決定部 108 が、従来のフィールド補間方式決定装置に相当する。図 11 を参照して従来のフィールド補間方式決定装置について説明する。図 11 は、図 10 に示されたフィールド補間方式決定部 108 の構成を詳細に示すブロック図である。

フィールド補間方式決定部 108 は、絶対値器 81、画素差判定比較器 82、累積加算器 83、フィールド間相関判定比較器 84、第 1 のレジスタ 85、第 2 のレジスタ 86、2 フィールド間差判定比較器 189、排他的論理和 (EOR) 回路 190、カウンタ 92、およびカウント判定比較器 93 を含む。

また、図示していないが、タイミング発生回路により、フィールドパルス VP およびフレームパルス FP が生成される。

絶対値器 81 は、減算器 6 によって算出された入力インタレース信号 Vin と 1 フィールド遅延入力インタレース信号 $Vd1$ との画素ごとの画素レベルの差分であるフィー

フィールド間画素レベル差分 S_p の絶対値を求めて、フィールド間画素レベル差分絶対値 S_{pA} を出力する。

画素差判定比較器 82 は、フィールド間画素レベル差分絶対値 S_{pA} と所定の第 1 の閾値 X とを比較して、比較対照の 2 つのフィールドの画素レベルの差が同一の親フレームに由来すると認められる程度よりも大きな差（有意差）か否かを判定する。画素差判定比較器 82 は、この判定結果を示すフィールド間画素差判定信号 D_p として、上記判定が「有意あり」である場合には「1」を出力し、一方「有意無し」である場合には「0」を出力する。

累積加算器 83 は、フィールド間画素差判定信号 D_p を累積加算した値であるフィールド間画素差判定累積値 CD_p を出力する。フィールド間画素差判定累積値 CD_p は、入力インタレース信号 V_{in} のフィールドと 1 フィールド遅延入力インタレース信号 V_{d1} のフィールドとで異なると判定された画素数を示す値である。なお、累積加算器 83 は、フィールドパルス V_P により、フィールドごとにリセットされる。

フィールド間相関判定比較器 84 は、フィールド間画素差判定累積値 CD_p が所定の閾値 Y よりも大きい場合は、フィールド間に差異があると判定する。そして、上記判定結果を示すフィールド間相関判定信号 D_f を出力する。

フィールド間相関判定信号 D_f の値は、差異がある場合は「1」であり、一方、差異が無い場合は「0」である。

第 1 のレジスタ 85 および第 2 のレジスタ 86 は、 D フリップフロップであり、フィールドパルス V_P がクロック

として供給される。フィールド間判定結果は、第 1 のレジスタ 8 5 および第 2 のレジスタ 8 6 の直列回路に供給される。第 1 のレジスタ 8 5 および第 2 のレジスタ 8 6 は、それぞれ記憶するフィールド間差異を 2 フィールド間差判定比較器 1 8 9 および E O R 回路 1 9 0 へ出力する。

第 1 のレジスタ 8 5 および第 2 のレジスタ 8 6 の出力がそれぞれ「0」および「1」、または、「1」および「0」の場合には、連続する 2 つのフィールド間差異がそれぞれ「小、大」または「大、小」の関係にある。すなわち上述したテレシネ変換されたインタレース信号の特徴を示している。このような場合には、2 フィールド間差判定比較器 1 8 9 は、入力インタレース信号 V_{in} がテレシネ変換されたものであると判定して「1」を出力し、カウンタ 9 2 をカウントアップする。

一方、第 1 のレジスタ 8 5 および第 2 のレジスタ 8 6 の出力がそれぞれ「0」および「0」、または、「1」および「1」の場合には、連続する 2 つのフィールド間差異が「小、小」または「大、大」の関係にある。すなわち上述したテレシネ変換されたインタレース信号の特徴を示してはいない。このような場合には、E O R 回路 1 9 0 は、カウンタ 9 2 をリセットする。

カウンタ 9 2 は、上述したようにカウントアップあるいはリセットされる。このカウンタ 9 2 のカウント値 $C D s$ が所定の値 Z に到達すると、カウント判定比較器 9 3 は、入力インタレース信号のフィールドに対してフィールド間補間を行うことを指示するフィールド補間方式指示信号 D

v p を出力する。

しかし、実際には、映像には様々なものがあり、テレシネ変換信号であっても親フレーム間の差異が無いあるいは差異が小さいために、親フレーム間の差異をフィールド間の差異として検出できない場合がある。このような場合には、フィールド補間方式決定装置は、テレシネ変換信号を検出できない。

例えば、静止画が続く映像など、2つの親フレームの画像が同一である場合には、異なる親フレームから変換されたフィールド間の差異も当然に小さくなる。このような場合には、フィールド補間方式決定装置は、フィールド間の差異に基づいて親フレーム間の差異を検出できない。この結果、従来のフィールド補間方式決定装置は、テレシネ変換信号に特有のフィールド間差異のパターンを検出できないため、インタレース信号がテレシネ変換信号ではないと判断してしまう。

また、暗い場面の映像では、動画であっても親フレーム間の画素レベルの差が小さいため、異なるフレームから変換されたフィールド間の差異も小さくなる。このような場合にも、上記と同様に、フィールド補間方式決定装置は、インタレース信号がテレシネ変換信号ではないと判断してしまう。

また、例えば、番組のインタレース信号の途中にCM等の異なるフレーム相関を持つインターレース信号が混入されている場合など、親フレーム間の相関とフィールド間の相関が特異的に変化する場合がある。このような場合には、

テレシネ変換信号に特有のフィールド間差異の変化パターンが特異的に変化する、このため上記と同様に、フィールド補間方式決定装置は、インタレース信号がテレシネ変換信号ではないと判断してしまう。

このように、従来のフィールド補間方式決定装置は、入力インタレース信号がテレシネ変換信号であっても、少なくとも2フレーム間の差異を検出できない場合には、テレシネ変換信号を識別できない。結果、映像信号処理装置は、所定のフィールド数以上連続して、入力インタレース信号がテレシネ変換信号であると判定されるまでは、フィールド内補間を行う。このため、しばしば垂直解像度の高い元の親フレームを生成する事ができない。

また、上記の従来の技術では、テレシネ変換において、一般的には、親フレームは、奇数フィールドとその直後の偶数フィールドとに変換されると説明した。しかし、現実には、親フレームが偶数フィールドとその直後の奇数フィールドとに変換されたテレシネ変換信号が少数ながら存在する。

従来のフィールド補間方式決定装置は、補間対象の信号が奇数フレームか偶数フレームかによって、直前または直後のフレームのいずれかを補間映像信号として選択する。このため、親フレームから変換されたフィールドの前後関係が逆転した信号は、異なる親フレームから変換された2つのフィールドが相互に補間されて、1つのフレームに変換される。この結果、1つのフレームに異なる画像が混在するため、変換されたプログレッシブ信号の映像品質は、

著しく劣化してしまう。

そこで、本発明は、親フレーム間の差異を特異的に検出できない、または、検出困難な場合であっても、入力インタレース信号のフィールドとフレームとに關係を正確に検出して、フィールド間補間およびフィールド内補間のいずれで補間すべき決定できるフィールド補間方法決定装置を提供することを目的とする。

発明の開示

本発明は、上記のような目的を達成するために、以下に述べるような特徴を有している。

本発明の第1の局面は、入力されるインタレース信号の各フィールドを、フィールド間補間およびフィールド内補間の何れの方法でフレーム合成してプログレシブ信号に変換すべきかを決定するフィールド補間方式決定装置であって、

入力インタレース信号と、当該入力インタレース信号を1フィールド遅延させた1フィールド遅延入力インタレース信号との画素レベル差分を検出する画素レベル差分検出手段と、

画素レベル差分に基づいて、入力インタレース信号と1フィールド遅延入力インタレース信号との相関を検出してN-1個のフィールド間相関判定信号を出力する、フィールド相関検出手段と、

N-1個のフィールド間相関判定信号を記憶するフィールド間差異記憶手段と、

N - 1 個のフィールド間差異判定信号の値のパターンに基づいて、前記 N 個の連続するフィールドのそれぞれ連続する 2 つが同一フレームから生成されたか、異なるフレームから生成されたかを判定するフィールド／フレーム相関判定手段と、

同一フレームから生成されていると判断される場合はフィールド間補間と決定し、異なるフレームから生成された判断される場合にはフィールド内補間と補間方式を決定する補間方式判定手段とを備える、フィールド補間方式決定装置。

このような第 1 の局面によれば、入力インタレース信号について、2 つの親フレーム相当する N - 1 フィールドより多くの数の連続するフィールドを判断対象として、少なくとも N 個のフィールド間の相関を検出しする。そして、当該 N 個のフィールド間の相関に基づいて、親フレームとフィールドとの関係を多段的に判定するため、より正確に入力インタレース信号の補間方式を決定することが出来るという優れた効果を奏する。

また、判断対象とするすべてのフィールド間の相関のパターンに基づいて、親フレームとフィールドとの関係を判定するため、判断対象とするフィールド数が多いほど、より正確に入力インタレース信号の補間方式を決定することが出来るという優れた効果を奏する。

また、親フレームとフィールドの関係の確実な判定が不能の場合は、判定前に入力インタレース信号に対する判別結果を変更しない。これにより、不確実な判定結果によつ

て、入力インタレース信号を誤って判別することを防止して、より正確に入力インタレース信号の補間方式を決定することが出来るという優れた効果を奏する。

第2の局面は、第1の局面において、前記補間方式判定手段による補間方式の決定を所定時間だけ遅延させる、補間方式決定遅延手段を更に備える。

第3の局面は、第2の局面において、前記所定時間は、前記入力されたフィールドの補間方式が決定されてから実際に補間処理が施されるまでの時間差に基づいて決定されることを特徴とする。

第4の局面は、第3の局面において、所定時間は、0.5秒を中心として、当該フィールド補間方式決定装置とフィールド補間処理を施す装置の機械／電気的特性に基づいて決定されることを特徴とする。

第5の局面は、第2の局面において、同一フレームから生成されたと判定される場合は1カウントアップし、異なるフレームから生成されたと判定される場合はカウント値をリセットし、何れとも判定されないの場合はカウント値を保持するカウンタ手段と、

前記補間方式判定手段は、前記カウント値が所定値より大きい場合にはフィールド間補間と決定し、当該所定値以下の場合にはフィールド内補間と決定することを特徴する。

第6の局面は、第1の局面において、入力インタレース信号が2－3プルダウン信号である場合は、Nは6以上であることを特徴とする。

第 7 の局面は、第 1 の局面において、入力インタレース信号が 2 - 2 プルダウン信号である場合は、N は 5 以上であることを特徴とする。

第 8 の局面は、第 1 の局面において、フィールド／フレーム相関判定手段は、N - 1 個のフィールド間相関判定信号のうち、少なくとも連続する 2 つが相関無しと示す場合は、連続する 2 つのフィールドが異なるフレームから生成されたと判断することを特徴とする。

第 9 の局面は、第 1 の局面において、フィールド／フレーム相関判定手段は、N - 1 個のフィールド間相関判定信号において、相関ありと相関なしとが交互に示される場合は、連続する 2 つのフィールドが同一のフレームから生成されたと判断することを特徴とする。

第 10 の局面は、第 1 において、フィールド相関検出手段は、

画素信号レベル差分が所定の画素レベルを表す第 1 の閾値より大きいかな否かを画素毎に判定して二値で表す画素単位レベル差判定結果を出力する画素差判定手段と、

画素単位レベル差判定結果を 1 フィールド単位で加算してフィールド単位レベル差判定結果を出力するフィールド単位レベル差判定手段と、

フィールド単位レベル差判定結果が所定の画素数を表す第 2 の閾値よりも大きいかな否かにより、フィールド間の相関が大きいかな否かを判定するフィールド間相関判定手段とを備える。

第 11 の局面は、第 10 の局面において、フィールド間

差異判定手段は、さらに、1フィールド遅延入力インタレース信号が表す画像の明るさを表す信号レベルを検出する信号レベル検出手段と、

信号レベルの値に基づいて、第1の閾値を変化させ、第1の閾値変更手段とを備える。

第12の局面は、第10の局面において、フィールド間差異判定手段は、さらに、1フィールド遅延入力インタレース信号が表す画像の明るさを表す信号レベルを検出する信号レベル検出手段と、

信号レベルの値に基づいて、第2の閾値を変化させる、第2の閾値変更手段とを備える。

第11または、第12の局面によれば、入力インタレース信号の映像の明るさに応じて、フィールド間の相関を検出するための閾値を変更するため、フィールド間の相関を検出し難い暗い映像の入力インタレース信号について、より正確にフィールド間の相関を検出することが出来るという優れた効果を奏する。

第13の局面は、第1の局面において、フィールド間差異判定手段は、さらに、1フィールド遅延入力インタレース信号に基づいて当該1フィールド遅延入力インタレース信号のフィールドが偶数フィールドであるか、奇数フィールドであるかを示すフィールド識別信号を出力する、フィールド識別手段と、

当該フィールド識別手段とフィールド間相関判定信号との論理積を求めて、Nフィールド間差異記憶手段（へ出力する論理積回路とを備える。

第 1 3 の局面によれば、フィールド間の相関の検出結果と補間対象フィールドについての偶数フィールド／奇数フィールドの検出結果との論理積に基づいて、親フレームとフィールドとの関係を判定する。このため、偶数フィールド、奇数フィールドの検出結果に基づき補間対象フィールドの、前もしくは後ろのフィールドを内挿する装置において、親フレームに対する偶数、奇数フィールドの順序が反転されたインタレース信号が入力された場合でも、偶数、奇数フィールドの順序が反転されたために生じる、前もしくは後ろのフィールドの内挿ミスを防ぐことが出来るという優れた効果を奏する。

第 1 4 の局面は、第 1 3 の局面において、フィールド間差異判定手段は、さらに、フィールド識別信号の反転信号を出力する反転器と、

フィールド識別信号および反転信号のいずれかを選択的に前期論理積回路へ出力するフィールド識別信号反転スイッチとを備える。

第 1 4 の局面によれば、補間対象フィールドについての偶数フィールド／奇数フィールドの検出結果と当該偶数フィールド／奇数フィールドの検出結果の反転信号とを選択することができるスイッチとを具備し、当該スイッチで選択された偶数フィールド／奇数フィールドの検出結果とフィールド間の相関の検出結果との論理積に基づいて、親フレームとフィールドとの関係を判定する。このため、偶数フィールド、奇数フィールドの検出結果に基づき、補間対象フィールドの前もしくは後ろのフィールドを内挿する装

置において、親フレームに対する偶数、奇数フィールドの順序が反転されたインタレース信号が入力された場合でも、補間対象フィールドと同一の親フレームから分割されたフィールドを選択して元の親フレームを生成することが出来るという優れた効果を奏する。

きまらばき

りて決定装置

図面の簡単な説明

図 1 は、本発明の第 1 の実施の形態に係るフィールド補間方式決定装置を組み込んだ映像信号処理装置の構成を示すブロック図である。

図 2 は、図 1 に示した、フィールド補間方式決定部の詳細な構成を示す図である。

図 3 は、図 2 に示した、第 1 ～ 4 のレジスタの出力値と、カウンタに対する入力信号の関係を示す図である。

図 4 は、本発明の第 1 の実施の形態における入力インタレース信号のフィールドと変換後のプログレッシブ信号のフレームとの関係を示す図である。

図 5 は、本発明の第 2 の実施の形態に係るフィールド補間方式決定装置を組み込んだ映像信号処理装置の構成を示すブロック図である。

図 6 は、図 5 に示した、フィールド補間方式決定部の詳細な構成を示す図である。

図 7 は、本発明の第 3 の実施の形態に係るフィールド補間方式決定装置を組み込んだ映像信号処理装置の構成を示すブロック図である。

図 8 は、図 7 に示した、フィールド補間方式決定部の詳

細な構成を示す図である。

図 9 は、本発明の第 4 の実施の形態に係るフィールド補間方式決定装置を組み込んだ映像信号処理装置の構成を示すブロック図である。

図 10 は、従来のフィールド補間方式決定装置を組み込んだ映像信号処理装置の構成を示すブロック図である。

図 11 は、図 10 に示した、フィールド補間方式決定部の詳細な構成を示す図である。

発明を実施するための最良の形態

本発明の実施の形態に係るフィールド補間方式決定装置について具体的に説明する前に、まず本発明の基本概念について説明する。従来の技術に関して説明したように、フィールド補間方式決定装置の判断の誤りは、親フレーム間の差異が無いか、あるいは小さいために、異なる 2 つのフレームから変換されたフィールド間の差異が検出されないことに起因する。

従来のフィールド補間方式決定装置は、親フレーム間の境目を 1 つだけ判断対象とするフィールドに含むため、入力インタレース信号の 2 つの親フレーム間の差異が検出できない場合には、フィールド内補間で行うよう決定する。

しかし、2 つの親フレーム間の差異が特異的に検出できない場合であっても、より多くの親フレーム間の境目を含むように判断対象とするフィールドの数を増やすことにより、親フレームとフィールド間の相関を多段的に評価する事が可能である。

このような観点から、判断対象とするフィールド数が多いほど、フィールド補間方式決定装置は、より正確に映像信号を識別できることは明らかである。つまり、より正確に映像信号を識別するためには、判断対象とするフィールド数を無限大に増加させることが望ましい。しかし、フィールド間の差異を記憶するレジスタの数を無限に増加させることになるため、フィールド補間方式決定装置のコストも無限に増加してしまう。

このため、本発明においては、少なくとも2つのフレーム間の境目を含む所定数以上のフィールド間の差異に基づいて、判断対象となるフィールド数を、ダイナミックに変化させる。このため、2つの親フレームから変換されたフィールド数を $N-1$ とすると、少なくとも N フィールドの間の差異を判断対象とする。つまり、判断対象となるフィールド間差異の数は、少なくとも $N-1$ 個となる。

また、親フレーム間の差異が小さいために、フィールド間の差異として検出されない場合には、より小さなフィールド間の差異を検出するために、フィールド間の差異を判定するための閾値をダイナミックに変化させる。

本発明においては、このような技術思想に基づいて、判断対象となるフィールドの数、またはフィールド間の差異を検出するための閾値をダイナミックに変化させることにより、より正確に映像信号の識別を行うことを可能にするものである。

また、上述したように、親フレームから変換されたフィールドの前後関係が逆転したテレシネ信号は、異なる親フ

レームから変換された２つのフィールドが相互に補間されて、１つのフレームに変換される。この結果、１つのフレームに異なる画像が混在するため、変換されたプログレッシブ信号の映像品質は、著しく劣化してしまう。

このような親フレームから変換されたフィールドの前後関係が逆転したインターレース信号における、フィールド間差異の大小と奇数フィールドと偶数フィールドの関係は、一般的なテレシネ変換信号とは逆になる。このため、本発明においては、フィールド間の相関を示す信号を各フィールドの奇数／偶数を示す検出信号で補正することにより、異なるフレームから変換されたフィールドが相互にフィールド間補間されることを防止する。

本発明は、プログレッシブ信号をインターレース信号に変換した信号におけるフィールドと親フレームの関係を判定して、インターレース信号の各フィールドをフィールド間補間あるいはフィールド内補間のいずれかで補間するものであるが、プログレッシブ信号をインターレース信号に変換した信号の代表例として、２－２プルダウン方式で変換されたテレシネ変換信号を検出する場合について説明する。

（第１の実施の形態）

図１を参照して、本発明に係るフィールド補間方式決定装置を組み込んだ映像信号処理装置について説明する。同図に示された映像信号処理装置１００ａは、入力インターレース信号のフィールドと親フレームとの関係を判定し、入力インターレース信号がテレシネ変換信号である場合は、フ

フィールド間補間で入力インタレース信号のフィールドをプログレッシブ信号のフレームに変換する。一方、入力インタレース信号がテレシネ変換信号ではない場合には、映像信号処理装置 100a は、フィールド内補間で入力インタレース信号のフィールドをプログレッシブ信号のフレームに変換する。

映像信号処理装置 100a は、入力端子 1、フィールドメモリ 2、フィールドメモリ 4、減算器 6、フィールド補間方式決定部 8a、ODD/EVEN 検出部 10、第 1 のスイッチ 12、ラインメモリ 14、2 ライン補間部 16、第 2 のスイッチ 18、およびプログレッシブ信号生成部 20 を含む。

入力端子 1、フィールドメモリ 2、フィールドメモリ 4、減算器 6、ODD/EVEN 検出部 10、第 1 のスイッチ 12、ラインメモリ 14、2 ライン補間部 16、第 2 のスイッチ 18、およびプログレッシブ信号生成部 20 は、図 11 に示した従来の映像信号処理装置 200 と同一であるため、説明を省略する。

フィールド補間方式決定部 8a は、フィールド間画素レベル差分 S_p に基づいて、入力インタレースのフィールドと親フレームとの関係を判定し判定し、フィールド間補間およびフィールド内補間のいずれで 1 フィールド遅延入力インタレース信号 V_d1 をプログレッシブ信号に変換するかを決定する。

図 2 を参照して、フィールド補間方式決定部 8a の構成について説明する。フィールド補間方式決定部 8a は、絶

対値器 8 1、画素差判定比較器 8 2、累積加算機 8 3、フィールド間相関判定比較器 8 4、第 1 のレジスタ 8 5、第 2 のレジスタ 8 6、第 3 のレジスタ 8 7、第 4 のレジスタ 8 8、4 フィールド間相関判定比較器 8 9、リセット判定器 9 0、およびスイッチ 9 1 を含む。

また、図示していないが、タイミング発生回路により、フィールドパルス V P およびフレームパルス F P が生成される。

絶対値器 8 1 は、減算器 6 によって算出されたフィールド間画素レベル差分 S_p の絶対値を求めて、フィールド間画素レベル差分絶対値 S_{pA} として出力する。なお、インタレース信号では、隣り合うフィールドの走査線は、1 ずつつづれている。このため、減算器 6 は、一方のフィールドの隣り合う 2 ラインの画素レベルの平均値と他方のフィールドの対応する画素レベルとの差分を求める。

画素差判定比較器 8 2 は、フィールド間画素レベル差分絶対値 S_{pA} と所定の第 1 の閾値 X とを比較して、2 つのフィールドの画素毎の画素レベルの差が同一の親フレームに由来すると認められる程度よりも大きな差（有意差）があるか否かを判定する。

このため第 1 の閾値 X は、同じフレームから分割されたフィールド間の画素レベルの差分に対しては、有意差が無いと判定されるような画素レベルの差分に設定される。そして、画素差判定比較器 8 2 は、この判定結果を示すフィールド間画素判定信号 D_p として、上記判定が「有意差有り」である場合には「1」を出力し、「有意差なし」の場

合には「0」を出力する。

累積加算器83は、フィールド間画素差判定信号 D_p を累積加算した値であるフィールド間画素差判定累積値 $C D_p$ を出力する。フィールド間画素差判定累積値 $C D_p$ は、入力インタレース信号 V_{in} のフィールドと1フィールド遅延入力インタレース信号 V_{d1} のフィールドとで「有意差有り」と判定された画素数を示す値である。なお、累積加算器83は、フィールドパルス V_P により、フィールドごとにリセットされる。

フィールド間相関判定比較器84は、入力インタレース信号 V_{in} のフィールドと、1フィールド遅延入力インタレース信号 V_{d1} のフィールドとが同一のフレームから分割されたフィールドとみなせるほどの相関があるか否かを判定する。具体的にはフィールド間相関判定比較器84は、フィールド間画素差判定累積値 $C D_p$ が所定の閾値 Y よりも大きい場合は、フィールド間に相関が無いと判定する。一方、フィールド間相関判定比較器84は、フィールド間画素差判定累積値 $C D_p$ が所定の閾値 Y 以下である場合は、フィールド間に相関があると判定する。そして、上記判定結果を示すフィールド間相関判定信号 D_f を出力する。

フィールド間相関判定信号 D_f の値は、相関がある場合は「0」であり、一方、相関が無い場合は「1」である。

第1のレジスタ85、第2のレジスタ86、第2のレジスタ87および第4のレジスタ88は、Dフリップフロップであり、フィールドパルス V_P がクロックとして供給さ

れる。これら 4 つのレジスタは、連続する 4 つのフィールド間相関判定信号 D_f をそれぞれ順に記憶する。また、記憶している 4 つのフィールド間相関判定信号の値をレジスタ出力信号 ($R_1 \sim R_4$) として出力する。

4 フィールド間相関判定比較器 89 は、4 つのレジスタ出力信号 ($R_1 \sim R_4$) とテレシネ判定テーブル T_c とを比較して、現在入力されている映像信号が、テレシネ変換信号におけるフィールド間相関のパターンを有するか否かを判定する。

図 3 に示された表 T_c は、テレシネ判定テーブル T_c である。表 T_c に示される、4 つのレジスタ出力信号 ($R_1 \sim R_4$) の出力値が順に「0 1 0 1」および「1 0 1 0」の場合は、フィールド間の相関が、大小交互に変化する 2-2 プルダウン方式のテレシネ変換信号の特徴と一致する。この場合、4 フィールド間相関判定比較器 89 は、入力インタレース信号 V_{in} がテレシネ変換信号であると判断する。そして、4 フィールド間相関判定比較器 89 は、テレシネ判定信号 D_s を出力する。

リセット判定器 90 は、4 つのレジスタ出力信号 ($R_1 \sim R_4$) とリセット判定テーブル T_r とを比較して、現在入力されている映像信号が確実にテレシネ変換信号では無いか、否かを判定する。

図 3 に示された表 T_r は、上記リセット判定テーブル T_r である。リセットテーブル T_r に示されるすべてのパターンは、4 つのレジスタ出力信号 ($R_1 \sim R_4$) の「0」の値のいずれかを「1」に変えたとしても 2-2 プルダウ

ン方式のテレシネ変換信号におけるフィールド間相関のパターンと一致する「0101」および「1010」にはなり得ない。

つまり入力インタレース信号 V_{in} は確実に 2-2 プルダウン方式のテレシネ変換信号では無いと判定できる。このため、リセット判定器 90 は、リセット信号 R_{rst} を出力する。

また、図 3 に示された表 T1 は、上記テレシネ判定テーブル Tc およびリセット判定テーブル Tr のいずれにも属さない 4 つのレジスタ出力信号 ($R_1 \sim R_4$) を示す。表 T1 に示される各レジスタの出力値は、少なくとも 1 以上のレジスタの出力値が「0」から「1」に変われば、2-2 プルダウン方式のテレシネ変換信号におけるフィールド間相関のパターンと一致する。

スイッチ 91 は、上述のテレシネ判定信号 D_s およびリセット信号に基づいて、1 フィールド遅延入力インタレース信号 V_{d1} に対してフィールド間補間およびフィールド内補間のいずれを行うかを指示するフィールド補間方式指示信号 D_{v1} を出力する。

具体的には、スイッチ 91 は、テレシネ判定信号 D_s が出力された場合には、フィールド間補間を指示するフィールド補間方式指示信号 D_{v1} を出力し、一方、リセット信号 R_{rst} が出力された場合には、フィールド内補間を指示するフィールド補間方式指示信号 D_{v1} を出力する。また、テレシネ判定信号および D_s リセット信号 R_{rst} のいずれもが出力されない場合には、スイッチ 91 は、フィール

ド補間方式指示信号 $Dv1$ を変更しない。

次に、図 4 を参照して、映像信号処理装置 100a の動作について説明する。入力インタレース信号 Vin は、プログレッシブ信号の親フレーム A、B、および C がそれぞれ、A1 と A2、B1 と B2、および C1 と C2 に変換されたものである。入力インタレース信号 $Vin1$ の各フィールドはフィールド No. に小さい順に入力される。

入力インタレース信号 Vin と 1 フィールド遅延入力インタレース信号 $Vd1$ との差分に基づいて、当該 2 つのフィールド間の相関が判定される。例えば、入力インタレース信号 Vin のフィールド No. 4 であるフィールド B2 と、1 フィールド遅延入力インタレース信号 $Vd1$ のフィールド B1 との相関が判定される。この場合、両フィールドは、同一のフレーム B から変換され手いるのでフィールド間の差分は小さい。すなわち、相関有りと判定され、フィールド相関判定信号 Df の値は「0」となる。

他方、入力インタレース信号 Vin のフィールド No. 5 については、入力インタレース信号 Vin のフィールド C1 と 1 フィールド遅延入力インタレース信号 $Vd1$ のフィールド B2 とは異なるフレームから変換されているので、差分は大きい。すなわち、相関なしと判定され、フィールド相関判定信号 Df の値は「1」となる。

フィールド相関判定信号 Df は、4 つのレジスタ 85 ～ 88 に順次格納され、4 つの連続するレジスタ出力は、「0101」もしくは「1010」となる。

このようにフィールド相関判定信号 Df の値が「010

1」もしくは「1 0 1 0」である場合、スイッチ 9 1 は、フィールド間補間を指示する信号を補間方式指示信号 D v 1 として出力する。

このとき、第 1 のスイッチ 1 2 は、O D D / E V E N 検出器 1 0 によって求められたフィールド識別信号 D o e に基づいて、入力インタレース信号 V i n および 2 フィールド遅延入力インタレース信号 V d 2 のいずれかを選択する。

具体的には、1 フィールド遅延入力インタレース信号 V d 1 が奇数フィールドならば入力インタレース信号 V i n が選択される。一方、1 フィールド遅延入力インタレース信号 V d 1 が偶数フィールドならば 2 フィールド遅延入力インタレース信号 V d 2 が選択される。

例えば、入力インタレース信号 V i n としてフィールド N o . 4 であるフィールド B 2 が入力されている時、補間対象信号としてプログレッシブ信号生成部 2 0 に入力されているフィールドは、フィールド N o . 3 のフィールド B 1 である。このとき、入力インタレース信号 V i n であるフィールド B 2 を補間信号 S w 2 としてフィールド間補間を行うことにより、元の親フレーム B が生成される

また、入力インタレース信号 V i n としてフィールド N o . 5 であるフィールド C 1 が入力されている時、補間対象信号としてプログレッシブ信号生成部 2 0 に入力されているフィールドは、フィールド N o . 4 のフィールド B 2 である。このとき、2 フィールド遅延入力インタレース信号 V d 2 であるフィールド B 1 を補間信号 S w 2 としてフ

フィールド間補間を行うことにより、元の親フレームBが生成される。

従来のフィールド補間方式決定装置では、親フレーム間の境目を1つだけ含む2つのフィールド間相関を判断対象として、親フレームとフィールドとの対応関係を検出することにより、テレシネ変換信号を検出している。そして、当該フィールド補間方式決定装置は、1つのフレーム間の差異が検出できない場合には、親フレームとフィールドとの対応関係が不明なため、入力インタレース信号がテレシネ信号ではないと判定している。

これに対して、本実施の形態にかかるフィールド補間方式決定装置は、フレーム間の境目が2以上含まれるような数のフィールド間差異を判断対象としている。このため1つのフレーム間差異が検出できない場合でも、複数のフレーム間差異に基づいて、入力インタレース信号がテレシネ変換信号であるか否かを判定することができる。また、複数のフレームの境目を判断対象に含むので、各フレームの境目についての判定に基づいて、判断対象のフィールド全体を多段的に評価できる。

このため、フレーム間の差異が検出できない場合であっても、中間的な判定を下して、直ちにテレシネ変換信号ではないと判定しない。このため、フレーム間の差異が特異的に検出できないときでも、直前のフィールド補間方式を変更しないため、誤ってフィールド内補間を指示することによる画像品質の低下を生じない。これにより、本実施の形態に係るフィールド補間方式決定装置は、フレーム間の

差異が検出困難なテレシネ変換信号が入力された場合でも、より正確にフィールド補間方式を決定することができる。

(第2の実施の形態)

図5を参照して、本発明の第2の実施の形態に係るフィールド補間方式決定装置を組み込んだ映像信号処理装置について説明する。本実施の形態に係るフィールド補間方式決定装置は、映像が暗いために、親フレーム間の画素レベルの差異が小さい場合であっても、映像の明るさに対応してフィールド間の画素差を判定するための閾値を可変にすることによって、フレーム間の差異に起因するフィールド間差異を検出することを特徴とする。

このため、図5に示された映像信号処理装置100bは、第1の実施の形態に係る映像信号処理装置と比較してフィールド補間方式決定部8aがフィールド補間方式決定部8bに置換された構成を有している。なお、説明の冗長を避けるため、第1の実施の形態における映像信号処理装置と同一の構成要素については、説明を省略する。

映像信号処理装置100bは、入力端子1、フィールドメモリ2、フィールドメモリ4、減算器6、フィールド補間方式決定部8b、ODD/EVEN検出部10、第1のスイッチ12、ラインメモリ14、2ライン補間部16、第2のスイッチ18、およびプログレッシブ信号生成部20を含む。

フィールド補間方式決定部8bは、1フィールド遅延入力カウンタレース信号Vd1およびフィールド間画素レベル

差分 S_p に基づいて、入力インタレースのフィールドと親フレームとの関係を判定し判定し、フィールド間補間およびフィールドない補間のいずれで1フィールド遅延入力インタレース信号 V_{d1} をプログレッシブ信号に変換するかを決定する。

図6を参照して、フィールド補間方式決定部8bの構成について説明する。フィールド補間方式決定部8bは、第1の実施の形態にかかるフィールド補間方式決定部8aと比較して、スイッチ91がカウンタ92およびカウント判定比較器93に置換され、オートピクチャレベル(APL)検出器94bおよび画素差閾値変更部95bを追加された構成を有している。

フィールド補間方式決定部8bは、絶対値器81、画素差判定比較器82、累積加算機83、フィールド間相関判定比較器84、第1のレジスタ85、第2のレジスタ86、第3のレジスタ87、第4のレジスタ88、4フィールド間相関判定比較器89、リセット判定器90、カウンタ92、カウント判定比較器93、オートピクチャレベル検出器94b、および画素差閾値変更部95bを含む。

オートピクチャレベル検出器94bは、1フィールド遅延入力インタレース信号 V_{d1} の信号レベル PL を検出する。信号レベル PL は、映像が明るいほど高く、反対に暗いほど低い値になる。

画素差閾値変更部95bは、信号レベル PL に基づいて、所定の規則に従って、画素差閾値 X_b の値を変更する。例えば、信号レベル PL の程度に対応する複数の画素差閾

値 X_b の値を予め定めておき、入力した信号レベル P_L に従って、対応する画素差閾値 X_b の値を出力することとしてもよいし、所定の数式に従って、信号レベル P_L から画素差閾値 X_b の値を求めることとしてもよい。

いずれにせよ信号レベル P_L が高いほど画素差閾値 X_b の値が大きくなり、反対に信号レベル P_L が低いほど画素差閾値 X_b の値が小さくなるように、設定される。

これにより、画素差判定比較器 82 は、1 フィールド遅延入力インタレース信号 V_d1 が暗い映像の場合には、画素差閾値 X_b の値が小さいため、より小さな画素レベルの差であっても、フィールド間の画素レベルに差があると判定する。一方、1 フィールド遅延入力インタレース信号 V_d1 が明るい画像の時は、画素差閾値 X_b の値が大きいため、同じフレームから変換されたフィールド間の画素レベルの差があると判定するような誤まった判定を防止できる。

カウンタ 92 は、テレシネ判定信号 D_s によってカウントアップされるテレシネ判定累積値 $C D_s$ をカウントしている。また、リセット信号 R_{st} によってリセットされる。

また、上述したように、親フレームのフレーム間の差異が無いまたは小さい場合、異なるフレームから変換されたフィールド間の差異が検出されないため、テレシネ変換信号であっても、テレシネ変換信号であると判定されない場合がある。このため、入力インタレース信号 V_{in} がテレシネ変換信号であるとも、無いとも確実に判定できない場

合は、テレシネ判定カウンタ 9 2 のカウントは、変更されない。

カウント判定比較器 9 3 は、フィールド補間方式決定部 8 b の安定性を向上させるため、カウンタ 9 2 のテレシネ判定累積値 C D s が所定の閾値 Z よりも大きくなると、1 フィールド遅延入力インタレース信号 V d 1 のフィールドに対してフィールド間補間を行うことを指示するフィールド補間方式指示信号 D v 1 を出力する。閾値 Z は、テレシネ判定信号 D s が出力されてから、実際にフィールド間補間が実行される間での時間として設定され、通常は、0.5 秒になるように設定される。

つまり、本実施の形態に係る映像信号処理装置は、明るい映像でも誤検出するおそれが無く、映像が暗いために、フレーム間の画素レベルの差が小さい場合でも、フィールド間差異をより正確に検出することができる。

なお、本実施の形態では、1 フィールド遅延入力インタレース信号 V d 1 の信号レベル P L に基づいて、第 1 の閾値 X をダイナミックに変化させることとしたが、これに代えて、第 2 の閾値 Y を変化させることとしてもよい。これにより、フィールド間で有意差が認められる画素レベルの数が少ない場合でもフィールド間に差異があると、判定されるため、第 1 の閾値 X を変化させる場合と同様の効果がある。

(第 3 の実施の形態)

図 7 を参照して、本発明の第 3 の実施の形態に係るフィールド補間方式決定装置を組み込んだ映像信号処理装置に

ついて説明する。第 1 ないし第 2 の実施の形態に係るフィールド補間方式決定装置は、親フレームに対する奇数フィールドと偶数フィールドとの前後関係が逆転したインタレース信号、が入力された場合、異なる親フレームのフィールドをフィールド間補間してしまう。上述したように、異なる親フレームから変換されたフィールドをフィールド間補間すると、生成されたフレームの映像品質は著しく低下する。

本実施の形態に係るフィールド補間方式決定装置は、親フレームに対する奇数フィールドと偶数フィールドとの前後関係が逆転したインタレース信号、言い換えれば、親フレームを偶数フィールドとその直後の奇数フィールドとに変換したインタレース信号を入力する場合であっても、異なるフレームから変換されたフィールドを誤ってフィールド間補間することを防止することを特徴とする。

このため、図 7 に示された映像信号処理装置 100c は、第 1 の実施の形態に係る映像信号処理装置と比較してフィールド補間方式決定部 8a がフィールド補間方式決定部 8c に置換された構成を有している。なお、説明の冗長を避けるため、第 1 の実施の形態における映像信号処理装置と同一の構成要素については、説明を省略する。

映像信号処理装置 100c は、入力端子 1、フィールドメモリ 2、フィールドメモリ 4、減算器 6、フィールド補間方式決定部 8c、ODD/EVEN 検出部 10、第 1 のスイッチ 12、ラインメモリ 14、2 ライン補間部 16、第 2 のスイッチ 18、およびプログレッシブ信号生成部

20を含む。

フィールド補間方式決定部8cは、フィールド識別信号Doeおよびフィールド間画素レベル差分Spに基づいて、入力インタレースのフィールドと親フレームとの関係を判定し判定し、フィールド間補間およびフィールドない補間のいずれかで1フィールド遅延入力インタレース信号Vd1をプログレッシブ信号に変換するかを決定する。

図8を参照して、フィールド補間方式決定部8cの構成について説明する。フィールド補間方式決定部8cは、第1の実施の形態にかかるフィールド補間方式決定部8と比較して、論理積回路96cが追加された構成を有している。

フィールド補間方式決定部8cは、絶対値器81、画素差判定比較器82、累積加算機83、フィールド間相関判定比較器84、第1のレジスタ85、第2のレジスタ86、第3のレジスタ87、第4のレジスタ88、4フィールド間相関判定比較器89、リセット判定器90、カウンタ92、カウント判定比較器93、および論理積回路96cを含む。

論理積回路96cは、フィールド間差異信号Dfと、フィールド識別信号Doeの論理積を求めて修正フィールド間差異信号Dfaを出力する。図4を参照して、修正フィールド間差異信号Dfaについて説明する。

一般的なテレビネ変換信号が入力された場合、1フィールド遅延入力インタレース信号Vd1が奇数フィールドの時には、フィールド間差異信号Dfの値は、「0」になり

、1フィールド遅延入力インタレース信号V d 1が偶数フィールドの時には、フィールド間差異信号D fの値は、「1」になる。

O D D / E V E N検出部は、1フィールド遅延入力インタレース信号V d 1が奇数フィールドの時には、「0」をフィールド識別信号D o eとして出力し、また、1フィールド遅延入力インタレース信号V d 1が偶数フィールドの時には、「0」をフィールド識別信号D o eとして出力する。

この場合、修正フィールド間差異信号D f aの値は、フィールド間差異信号D fと同じ値になるため、テレシネ変換信号の検出結果であるテレシネ検出信号V d 3に何ら影響は無い。

次に、親フレームに対する奇数フィールドと偶数フィールドとの前後関係が逆転したインタレース信号が入力された場合について考える。この場合、上記とは逆に、1フィールド遅延入力インタレース信号V d 1が奇数フィールドの時には、フィールド間差異信号D fの値は、「1」になり、1フィールド遅延入力インタレース信号V d 1が偶数フィールドの時には、フィールド間差異信号D fの値は、「0」になる。

フィールド識別信号D o eの値は、変わらないので、修正フィールド間差異信号D f aの値はいずれも「0」になる。このため、カウンタ9 2は、カウントアップされず、テレシネ検出信号D v 3は出力されない。この結果、フィールド間補間が行われず、代わりにフィールド内補間が行

われる。

以上により、親フレームに対する奇数フィールドと偶数フィールドとの前後関係が逆転したインタレース信号が入力された場合であっても、異なるフレームから変換されたフィールドを、フィールド間補間することを防止できる。

しかしながら、本実施の形態に係るフィールド補間方式決定装置では、著しい映像品質の低下は防止できるものの、フィールド内補間するため、テレシネ変換信号であっても元の親フレームに再変換して垂直解像度を向上させることはできない。

（第４の実施の形態）

第４の実施の形態に係るフィールド補間方式決定装置は、親フレームに対する奇数フィールドと偶数フィールドとの前後関係が逆転したインタレース信号を入力した場合でも、同一の親フレームから変換されたフィールド同士を、フィールド間補間することを特徴とする。

図９を参照して、本実施の形態に係るフィールド補間方式決定装置を組み込んだ映像信号処理装置について説明する。

本実施の形態に係るフィールド補間方式決定装置は、フィールド識別信号 Doe の値を選択的に逆転させて、フィールド補間方式決定部 8c 及び第１のスイッチ 12 へ出力することを特徴とする。

このため、図９に示された映像信号処理装置 100c は、第３の実施の形態に係る映像信号処理装置と比較して反転器 22d 及びフィールド識別信号逆転スイッチが追加さ

れた構成を有している。なお、説明の冗長を避けるため、第 1 の実施の形態における映像信号処理装置と同一の構成要素については、説明を省略する。

映像信号処理装置 100d は、入力端子 1、フィールドメモリ 2、フィールドメモリ 4、減算器 6、フィールド補間方式決定部 8c、ODD/EVEN 検出部 10、第 1 のスイッチ 12、ラインメモリ 14、2 ライン補間部 16、第 2 のスイッチ 18、プログレッシブ信号生成部 20、反転器 22d およびフィールド識別信号変更スイッチ 23d を含む。

反転器 22d は、フィールド識別信号 Doe を入力して、当該信号の値を反転させたフィールド識別反転信号 nDoe を出力する。

フィールド識別信号変更スイッチ 23d は、フィールド識別信号 Swf としてフィールド識別信号 Doe またはフィールド識別反転信号 nDoe のいずれかを選択的に出力する。

親フレームに対する奇数フィールドと偶数フィールドとの前後関係が逆転したインタレース信号を入力する場合、フィールド識別信号変更スイッチ 23d を切り替えることによって、フィールド補間方式決定部 8c および第 1 のスイッチ 12 へ出力される信号をフィールド識別反転信号 nDoe に切り替える。

この場合、親フレームに対する奇数フィールドと偶数フィールドとの前後関係が逆転したインタレース信号であっても、フィールド補間方式決定部 8c および第 1 のスイッ

チ 1 2 においては、一般的なインタレース信号と同様に取
り扱われる。

このため、フィールド補間方式決定部 8 c がテレシネ変
換信号を検出すると共に、第 1 のスイッチ 1 2 は、フィー
ルド間補間信号を適切に選択することができる。これによ
り、本実施の形態における映像信号処理装置は、親フレー
ムに対する奇数フィールドと偶数フィールドとの前後関係
が逆転したインタレース信号であっても、フィールド間補
間によって垂直解像度を向上させたプログレッシブ信号に
変換することができる。

産業上の利用可能性

以上のように、本発明に係るフィールド補間方法決定装
置は、親フレーム間の差異を特異的に検出できない、また
は、検出困難な場合であっても、判断対象とするフィー
ルドの数およびフィールド間の相関を判定するための閾値を
ダイナミックに変えて、入力インタレース信号のフィー
ルドと親フレームとの関係を正確に検出して、フィールド間
補間およびフィールド内補間のいずれで補間すべきかを
決定できる。

請求の範囲

1. 入力されるインタレース信号 (V i n) の各フィールドを、フィールド間補間およびフィールド内補間の何れの方法でフレーム合成してプログレシブ信号 (V p r) に変換すべきかを決定するフィールド補間方式決定装置 (6、8 a) であって、

前記入力インタレース信号 (V i n) と、当該入力インタレース信号 (V i n) を1フィールド遅延させた1フィールド遅延入力インタレース信号 (V d 1) との画素レベル差分 (S p A) を検出する画素レベル差分検出手段 (6、8 1) と、

前記画素レベル差分 (S p A) に基づいて、前記入力インタレース信号 (V i n) と前記1フィールド遅延入力インタレース信号 (V d 1) との相関を検出してN-1個のフィールド間相関判定信号 (D f) を出力する、フィールド相関検出手段 (6、8 1、8 2、8 3、8 4) と、

前記N-1個のフィールド間相関判定信号 (D f : R 1、R 2、R 3、R 4) を記憶するフィールド間差異記憶手段 (8 5、8 6、8 7、8 8) と、

前記N-1個のフィールド間差異判定信号の値 (R 1、R 2、R 3、R 4) のパターンに基づいて、前記N個の連続するフィールドのそれぞれ連続する2つが同一フレームから生成されたか、異なるフレームから生成されたかを判定するフィールド／フレーム相関判定手段 (8 9、9 0) と、

同一フレームから生成されていると判断される場合はフィールド間補間と決定し、異なるフレームから生成された判断される場合にはフィールド内補間と補間方式を決定する補間方式判定手段（９１）とを備える、フィールド補間方式決定装置（６、８ａ）。

２．前記補間方式判定手段（９１）による補間方式の決定を所定時間だけ遅延させる、補間方式決定遅延手段（９２、９３）を更に備える、請求項１に記載のフィールド補間方式決定装置（６、８ａ）。

３．前記所定時間は、前記入力されたフィールドの補間方式が決定されてから実際に補間処理が施されるまでの時間差に基づいて決定されることを特徴とする、請求項２に記載のフィールド補間方式決定装置。

４．前記所定時間は、０．５秒を中心として、当該フィールド補間方式決定装置とフィールド補間処理を施す装置の機械／電気的特性に基づいて決定されることを特徴とする、請求項３に記載のフィールド補間方式決定装置。

５．同一フレームから生成されたと判定される場合は１カウントアップし、異なるフレームから生成されたと判定される場合はカウント値（ＣＤｓ）をリセットし、何れとも判定されないの場合はカウント値を保持するカウンタ手段（９２）と、

前記補間方式判定手段（９３）は、前記カウント値（ＣＤｓ）が所定値より大きい場合にはフィールド間補間と決定し、当該所定値以下の場合にはフィールド内補間と決定することを特徴する請求項２に記載のフィールド補間方式

決定装置（６、８ a）。

６．前記入力インタレース信号（V i n）が２－３プルダウン信号である場合は、前記 N は 6 以上であることを特徴とする、請求項 1 に記載のフィールド補間方式決定装置（６、８ a）。

７．前記入力インタレース信号（V i n）が２－２プルダウン信号である場合は、前記 N は 5 以上であることを特徴とする、請求項 1 に記載のフィールド補間方式決定装置（６、８ a）。

８．前記フィールド／フレーム関連判定手段（８ 9、９ 0）は、前記 N－１個のフィールド間関連判定信号（R 1、R 2、R 3、R 4）のうち、少なくとも連続する 2 つが関連無しと示す場合は、前記連続する 2 つのフィールドが異なるフレームから生成されたと判断することを特徴とする、請求項 1 に記載のフィールド補間方式決定装置（６、８ a）。

９．前記フィールド／フレーム関連判定手段（８ 9、９ 0）は、前記 N－１個のフィールド間関連判定信号（R 1、R 2、R 3、R 4）において、関連ありと関連なしとが交互に示される場合は、前記連続する 2 つのフィールドが同一のフレームから生成されたと判断することを特徴とする、請求項 1 に記載のフィールド補間方式決定装置（６、８ a）。

１ 0．前記フィールド関連検出手段（６、８ 1、８ 2、８ 3、８ 4）は、

前記画素信号レベル差分（S p A）が所定の画素レベ

ルを表す第 1 の閾値 (X) より大きいかな否かを画素毎に判定して二値で表す画素単位レベル差判定結果 (D p) を出力する画素差判定手段 (8 2) と、

前記画素単位レベル差判定結果 (D p) を 1 フィールド単位で加算してフィールド単位レベル差判定結果 (C D p) を出力するフィールド単位レベル差判定手段 (8 3) と、

前記フィールド単位レベル差判定結果 (C D p) が所定の画素数を表す第 2 の閾値 (Y) よりも大きいかな否かにより、フィールド間の相関が大きいかな否かを判定するフィールド間相関判定手段 (8 4) とを備える請求項 1 に記載のフィールド補間方式決定装置 (6、8 a)。

1 1. 前記フィールド間差異判定手段 (6、8 1、8 2、8 3、8 4) は、さらに、前記 1 フィールド遅延入力インタレース信号 (V d 1) が表す画像の明るさを表す信号レベル (P L) を検出する信号レベル検出手段 (9 4 b) と

、

前記信号レベル (P L) の値に基づいて、前記第 1 の閾値 (X b) を変化させる、第 1 の閾値変更手段 (9 5 b) とを備える、請求項 10 に記載のフィールド補間方式決定装置 (6、8 a)。

1 2. 前記フィールド間差異判定手段 (6、8 1、8 2、8 3、8 4) は、さらに、前記 1 フィールド遅延入力インタレース信号 (V d 1) が表す画像の明るさを表す信号レベル (P L) を検出する信号レベル検出手段 (9 4 b) と

、

前記信号レベル (P L) の値に基づいて、前記第 2 の閾値 (Y) を変化させる、第 2 の閾値変更手段とを備える、請求項 10 に記載のフィールド補間方式決定装置 (6、8 a)。

13. 前記フィールド間差異判定手段 (6、81、82、83、84) は、さらに、前記 1 フィールド遅延入力インタレース信号 (V d 1) に基づいて当該 1 フィールド遅延入力インタレース信号 (V d 1) のフィールドが偶数フィールドであるか、奇数フィールドであるかを示すフィールド識別信号 (D o e) を出力する、フィールド識別手段 (10) と、

当該フィールド識別信号 (D o e) と前記フィールド間相関判定信号 (D f) との論理積 (D f a) を求めて、前記 N フィールド間差異記憶手段 (85 ~ 88) へ出力する論理積回路 (96 c) とを備える、請求項 1 にフィールド補間方式決定装置 (6、8 c、10)。

14. 前記フィールド間差異判定手段 (6、81、82、83、84) は、さらに、前記フィールド識別信号 (D o e) の反転信号 (n D o e) を出力する反転器 (22 d) と、

前記フィールド識別信号 (D o e) および前記反転信号 (n D o e) のいずれかを選択的に前期論理積回路 (96 c) へ出力するフィールド識別信号反転スイッチ (24 d) とを備える、請求項 13 に記載のフィールド補間方式決定装置 (6、8 c、10、22 d、24 d)。

図 1




図 2




図 3

レジスタ 85	レジスタ 86	レジスタ 87	レジスタ 88	
R1	R2	R3	R4	カウンタ入力
0	1	0	1	カウントアップ
1	0	1	0	カウントアップ
0	0	0	0	キャンセル
0	0	0	1	キャンセル
0	0	1	0	キャンセル
0	1	0	0	キャンセル
1	0	0	0	キャンセル
0	0	1	1	リセット
0	1	1	0	リセット
0	1	1	1	リセット
1	0	0	1	リセット
1	0	1	1	リセット
1	1	0	0	リセット
1	1	0	1	リセット
1	1	1	0	リセット
1	1	1	1	リセット

Tc

T1

Tr

図 4







図 5







7. ☒ 7

図 8




図 9






図10



二二



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/03927A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl.⁷ H04N7/01

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl.⁷ H04N7/00-7/088, H04N5/253Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2003
Kokai Jitsuyo Shinan Koho 1971-2003 Jitsuyo Shinan Toroku Koho 1996-2003

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 6-105292 A (Deutsche Thomson Brandt GmbH.), 15 April, 1994 (15.04.94), Full text; Figs. 1 to 6 & EP 567072 B1 & US 5365273 A & DE 4213551 A1	1-5, 8-10 6, 7, 11-14
Y A	JP 2001-169252 A (Victor Company Of Japan, Ltd.), 22 June, 2001 (22.06.01), Full text; Figs. 1 to 9 (Family: none)	1-5, 8-10 6, 7, 11-14
A	JP 4-72966 A (Hitachi, Ltd.), 06 March, 1992 (06.03.92), Full text; Figs. 1 to 12 (Family: none)	1-14

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
 "A" document defining the general state of the art which is not considered to be of particular relevance
 "E" earlier document but published on or after the international filing date
 "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 "O" document referring to an oral disclosure, use, exhibition or other means
 "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 "&" document member of the same patent family

Date of the actual completion of the international search
30 June, 2003 (30.06.03)Date of mailing of the international search report
15 July, 2003 (15.07.03)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP03/03927

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2000-78535 A (Victor Company Of Japan, Ltd.), 14 March, 2000 (14.03.00), Full text; Figs. 1 to 9 (Family: none)	1-14
A	JP 2000-341648 A (Pioneer Electronic Corp.), 08 December, 2000 (08.12.00), Full text; Figs. 1 to 5 & US 6509933 B1	1-14
A	JP 2001-94950 A (Matsushita Electric Industrial Co., Ltd.), 06 April, 2001 (06.04.01), Full text; Figs. 1 to 9 (Family: none)	1-14

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl⁷ H04N7/01

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl⁷ H04N7/00-7/088, H04N5/253

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922-1996年
 日本国公開実用新案公報 1971-2003年
 日本国登録実用新案公報 1994-2003年
 日本国実用新案登録公報 1996-2003年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	JP 6-105292 A (ドイチェ トムソン・ブラント ゲ ゼルシャフト ミット ベシユレンクテル ハフツング) 1994. 04. 15, 全文, 第1-6図 & EP 567072 B1 & US 5365273 A & DE 4213551 A1	1-5, 8-10 6, 7, 11-14
Y A	JP 2001-169252 A (日本ビクター株式会社) 2001. 06. 22, 全文, 第1-9図 (ファミリーなし)	1-5, 8-10 6, 7, 11-14

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリ

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」 口頭による開示、使用、展示等に言及する文献
 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」 同一パテントファミリー文献

国際調査を完了した日

30. 06. 03

国際調査報告の発送日

15.07.03

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)
 郵便番号100-8915
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

畑中 高行

5P

9468

電話番号 03-3581-1101 内線 3580

C (続き). 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 4-72966 A (株式会社日立製作所) 1992. 03. 06, 全文, 第1-12図 (ファミリーなし)	1-14
A	JP 2000-78535 A (日本ビクター株式会社) 2000. 03. 14, 全文, 第1-9図 (ファミリーなし)	1-14
A	JP 2000-341648 A (パイオニア株式会社) 2000. 12. 08, 全文, 第1-5図 & US 6509933 B1	1-14
A	JP 2001-94950 A (松下電器産業株式会社) 2001. 04. 06, 全文, 第1-9図 (ファミリーなし)	1-14